Rf: 帰還抵抗 (Feedback Resistor)

発振回路のバイアスを定める抵抗で、C-MOS ICでは100k〜10MΩ (通常1MΩ) が使われます。TTL ICでは入出力インピーダンスが低いため1kΩ〜10kΩ (通常4.7kΩ) としています。大きすぎると帰還量が減って動作点が不安定になり、小さすぎるとゲインの低下や、電流の増大につながります (最近は多くのICに内蔵されます)。

Rd: 制限抵抗 (Damping Resistor)

負荷容量とローパスフィルタを形成し、高域のゲインを低下させることで、高周波の異常発振を抑えられます。またICのゲインを制限し、ICと“セラロック^®”のマッチングがよくなりますので、不要なリンギングが減り、オーバーシュートやアンダーシュートを抑えることができます。kHz帯では数kΩ,MHz帯では数十〜百Ωにしますが、特に必要のない場合は不要です。

C1/C2: 負荷容量 (Loading Capacitor)

発振回路の安定性を定める最も重要なパラメータです。小さすぎると波形が歪み不安定になり、大きすぎると発振が停止しやすくなります。同じICならば、周波数が低いほど大きな容量が必要になります。

Rb: バイアス抵抗 (Bias Resistor)

ICのゲインが高すぎる場合や、TTL、3段バッファICにおいて、ICのゲインやバラツキを抑えるため故意にバイアス点を変えるときに使用します。C-MOSICで1MΩ〜10MΩ、TTLでは数kΩ〜10kΩが使われます。

各定数の値は使用するIC、"セラロック^®"ごとに異なりますので、別途お問い合わせください。

“セラロック^®”は負荷容量により、周波数が変化しますので、できる限り精度がよく、かつ、温度補償用 (Qが高い) で温度係数が0のタイプを (許容差'J',温度特性'CH'タイプ) お奬めします。一般的には容量の初期精度と温度による変化 (-20〜80℃) を合わせて、±20%程度のタイプでも問題なく使用できますが、ICによってはごく希に異常発振したり、発振が停止することもありますので注意が必要です。

当社評価実績から判断して負荷容量を推奨定数に対してE6系列で前後2段階の範囲で変化させても安定して発振していれば問題ないようです。

また、負荷容量の変化にともない周波数が変化しますので、容量が変化してもセットが正しく動作するかどうか確認が必要です。

• “セラロック^®”の寄生振動によるもの (スプリアス発振)
• 回路の配線やタイミングのズレによるもの (CR/LC発振、リング発振)

1・2を簡単に見分ける方法は、“セラロック^®”の代わりに“セラロック^®”の容量分に相当するコンデンサ: Cxを入れてみることです。2が原因ならばCxをいれても発振するはずです。

原因が判れば対策です。

1の対策

“セラロック^®”には使用する振動周波数 (メイン振動) の他に寄生振動 (これをスプリアスといいます) が数多くあり、誤った回路定数で使用すると、寄生振動で発振することがあります。よく現れるスプリアスのモードは表1のようなものです。

表1: シリーズ別スプリアス発振周波数の例

(1) , (2) , (3b) はメイン周波数より高い周波数で発振しますので、高域のゲインを下げるために、対策として

があげられます。 (a) を行うと周波数が若干低下するので、その場合のセットの影響を考える必要があります。 (a) , (b) いずれも大きくし過ぎると発振が停止します。

(3a) はメインより低い周波数で発振しますので、高域のゲインを上げるか、低域のゲインを下げるために、

で対策します。 (c) では小さくし過ぎると発振が不安定になり、 (d) では小さくしていくと発振が停止します。

2の対策

これは“セラロック^®”が容量として作用しているときの異常例です。ICにより対策が異なるために確立した手法はありませんが、

が挙げられます。

インバータになっているのに発振しない場合は“セラロック^®” (発振回路) に問題があります。このとき考えられる原因として、回路定数の不適性、または、“セラロック^®”の不具合があります。適正な回路定数を接続すれば、規格内で“セラロック^®”の電気的特性にバラつき (共振抵抗: R1が若干大きいものなど) があっても問題なく発振しますが、適正でないと“セラロック^®”の電気的特性のバラつきによっては発振が停止することがあります。

発振回路にて、“セラロック^®”の電気的特性のバラつきに対する発振の安定性を見ることを発振の余裕度と呼ぶことがあります。この発振の余裕度は“セラロック^®”のR1と相関があり、R1が大きいほど余裕度は小さくなります。この場合“セラロック^®”単体の特性をインピーダンスアナライザやネットワークアナライザで確認してみます。不具合のあるものとないものを比較して確認すると、なんらかの差が見られるはずです。不具合が温度を変化させた時に発生する場合は、ドライヤーやフリーザで温度を変化させて確認してみます。

“セラロック^®”に異常がない、あるいは、相当高い率で不具合になるのは回路定数の不適性が考えられます。回路定数は使用するICによっては大きく異なることがありますので、検討は必ず必要です。回路定数で最も問題になるのは負荷容量CL (CL1,CL2) で、大きすぎると回路のゲインを低下させ、小さすぎると位相が回りにくくなるのでやはり発振余裕度を低下させます。これをチェックするには負荷容量振幅特性を測定してみます。これはCL (CL1,CL2) をある基準値 (3端子品の内蔵容量値などを参考にする) を中心に1/10〜10倍変化させ、入力 (V1) の振幅の変化をみます。適正な負荷容量ですと、最も振幅が大きいはずです。

また、帰還抵抗Rfが大きすぎると、何らかの原因でPCBの絶縁抵抗が低下したときに帰還がかからなくなり、発振が停止します。この場合はDCバイアスが不安定になったもので、“セラロック^®”を取り外した状態でICの出力側にプローブをつけバイアスを測定すると、通常VDD/2になるはずのものがVDD近くになっているので見当がつきます。この対策としては1MΩ程度のRfを外付けすれば良いでしょう。

負荷容量を大きくする

負荷容量を大きくするとローパスフィルタの効果が大きくなるので、高周波ノイズが下がります。ただし、発振周波数が若干下がり、大きくし過ぎると発振が停止します。

ダンピング抵抗 (Rd) を追加する

Rdを入れると負荷容量とのローパスフィルタの効果がさらに大きくなり、加えて、ICと“セラロック^®”のマッチングが適正になるため反射によるリンギングを抑えることができます。消費電流を抑えノイズが下がります。大きくし過ぎるとやはり発振が停止します。

負荷容量とGND間にフェライトビーズを入れる

フェライトビースを入れると高周波のゲインが低下し、ノイズ対策になります。ビーズのインダクタンスの値や損失が大きすぎると発振が停止したり、異常発振することがあります。

上記1〜3のいずれのノイズ対策でもIC、“セラロック^®”により効果が現れない場合があります。とくに3倍波のオーバートーンを使用している“セラロック^®”の回路定数はあまり発振に余裕度がないことが多いので、充分な検討が必要です。

発振回路はクロックを定める、いわばセットの心臓です。NANDやNORのゲートICは3段バッファ形となっていますので、発振回路で使用すると異常発振しやすいのでお奨めしておりません。発振のON/OFF制御するには発振回路内にてゲートICを入れるのではなく、発振回路の出力を制御する方法が適切です。余ったゲートICで発振回路を構成したり、発振回路内にON/OFF制御をいれるのではなく、充分考慮された専用の発振回路が必要です。

なお、最近は発振回路のために、アンバッファゲートを2個だけ内蔵したICもあります。

●異常発振しやすい構成
×3段バッファのIC
×発振ループ内でのON/OFF制御あり

●安定な発振が得られる構成
○アンバッファ形のIC
○発振ループ内にON/OFF制御なし

一般にどの様な発振子でも奇数次のオーバートーン振動をもっていますが、CSTCW/CSACW-X タイプなど元々3倍波のオーバートーンを使用している発振子以外は、ほとんどの場合オーバートーンによるスプリアス発振は見られません。

オーバートーンによるスプリアス発振は、発振している周波数で確認できます。目的の周波数のほぼ3倍の周波数で発振していれば、3倍波のオーバートーンでスプリアス発振していることになります。CSTCW/CSACW-X タイプなどは、3倍波が目的の発振周波数となるため、スプリアス発振としては基本波 (1/3周波) や5倍波 (5/3周波) の振動によるものが考えられます。